的依据。计算机软硬件结构的特点能在核心程序中得到反映，但是核心程序各部分之间的联系较小，由于程序短，所以访问存储器的局部性特征很明显，以至于高速缓存的命中率比一般程序高。

1.4 试题分析

1. _____不属于计算机控制器中的部件。(2007年上半年)

A. 指令寄存器(IR)　　B. 程序计数器(PC)

C. 算术逻辑单元(ALU)　　D. 程序状态字寄存器(PSW)

【分析】：本题考查计算机系统的组成。

计算机控制器是整个CPU的指挥控制中心，由指令寄存器(IR)、程序计数器(PC)、操作控制器(OC)、程序状态寄存器(PSW)等部件组成，对协调整个计算机有序工作极为重要。

指令寄存器是用以保存当前执行或即将执行的指令的一种寄存器。程序计数器指明程序中下一次要执行的指令地址的一种计数器，又称指令计数器，它兼有指令地址寄存器和计数器的功能。操作控制器的功能是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成取指令和执行指令的控制。程序状态寄存器用来存放两类信息：一类是体现当前指令执行结果的各种状态信息，如有无进位(CF位)、有无溢出(OF位)等；另一类是存放控制信息，如允许中断(IF位)、跟踪标志(TF位)等。有些计算机中将程序状态寄存器称为标志寄存器(Flag Register，FR)。故选项C是正确的。

【参考答案】：C

2. 在CPU与主存之间设置高速缓冲存储器(cache)，其目的是为了_____。(2007年上半年)

A. 扩大主存的存储容量　　B. 提高CPU对主存的访问效率

C. 既扩大主存容量，又提高存取速度　　D. 提高外存储器的速度

【分析】：本题考查计算机系统的相关知识。

高速缓存是位于CPU与内存之间的临时存储器，它的容量比内存小但存取速度快。高速缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直接从高速缓存中调用，从而加快读取速度。由此可见，在CPU中加入高速缓存是一种高效的解决方案，这样整个内存储器(缓存+内存)就变成了既有高速缓存的存取速度，又有内存的大容量的存储系统了。高速缓存对CPU的性能影响很大，主要是因为CPU的数据交换顺序和CPU与高速缓存间的带宽引起的。故选项B是正确的。

【参考答案】：B

3. 下面的描述中，_____不是RISC设计应遵循的设计原则。(2007年上半年)

A. 指令条数应少一些

B. 寻址方式尽可能少

C. 采用变长指令，功能复杂的指令长度长而简单指令长度短

D. 设计尽可能多的通用寄存器

【分析】:本题考查 RISC 的设计原则。

RISC 设计应遵循的设计原则:(1) 确定指令系统时,只选择使用频度很高的指令及少量有效支持操作系统、高级语言及其他功能的指令。(2) 减少寻址方式种类,一般不超过两种。(3) 让所有指令在一个机器周期内完成。(4) 扩大通用寄存器个数,一般不少于 32 个,尽量减少访存次数。(5) 大多数指令用硬联实现,少数用微程序实现。(6) 优化编译程序,简单有效地支持高级语言实现。故选项 C 是正确的。

【参考答案】:C

4. 某系统的可靠性结构框图如图 1.19 所示。该系统由 4 个部件组成,其中 2、3 两部件并联冗余,再与 1、4 部件串联。假设部件 1、2、3 的可靠性分别为 0.90、0.70、0.70,若要求该系统的可靠性不低于 0.75,则进行系统设计时,分配给部件 4 的可靠性至少应为_____。(2007 年上半年)



图 1.19 某系统的可靠性结构框图

A. $\frac{0.75}{0.9(1-0.7)^2}$　　B. $\frac{0.75}{0.9(1-0.7\times0.7)^2}$

C. $\frac{0.75}{0.9(1-(1-0.7)^2)}$　　D. $\frac{0.75}{0.9(0.7+0.7)}$

【分析】:本题考查计算机系统的可靠性计算。

对于串联系统,假设一个系统由 n 个子系统组成,各个子系统的可靠性分别用 $R_1, R_2, R_3, \cdots, R_n$ 来表示,则系统的可靠性为:$R=R_1R_2R_3\cdots R_n$。对于并联系统,系统的可靠性为 $R=1-(1-R_1)(1-R_2)\cdots(1-R_n)$。图 1.20 中的系统是一个三级串联、中间一级并联的系统。整个系统的可靠性可以表示为:$R=0.9R_2R_3$(其中 R_2 为部件 2 和 3 并联后得到的可靠性,可以计算;R_3 是部件 4 的可靠性,是未知的需要计算),$R_2=1-(1-0.7)^2$,则 $0.75=0.9(1-(1-0.7)^2)R_3$,因此,$R_3=\frac{0.75}{0.9(1-(1-0.7)^2)}$。故选项 C 是正确的。

【参考答案】:C

5. 指令流水线将一条指令的执行过程分为 4 步,其中第 1、2 和 4 步的经过时间为 Δt,如图 1.20所示。若该流水线顺序执行 50 条指令共用时 $153\Delta t$,并且不考虑相关问题,则该流水线的瓶颈第 3 步的时间为_____Δt。(2007 年上半年)



图 1.20 指令流水线

A. 2　　B. 3　　C. 4　　D. 5

【分析】:本题考查流水线技术的相关知识。

采用流水线技术,执行周期取决于时间最长的步骤。本题的指令流水线将一条指令的执行过程分成4步,第1、2、4步的时间均为1,而当描述第3步时用到了"瓶颈"一词,这说明第3步执行的时间最长,设为$X\Delta t$,利用公式$(1+1+X+1)+X\cdot(50-1)=153$,求得$X=3$。所以第3步的时间为$3\Delta t$。故选项B是正确的。

【参考答案】:B

6. 在指令系统的各种寻址方式中,获取操作数最快的方式是__(1)__。若操作数的地址包含在指令中,则属于__(2)__方式。(2007年下半年)

(1) A. 直接寻址　B. 立即寻址　C. 寄存器寻址　D. 间接寻址

(2) A. 直接寻址　B. 立即寻址　C. 寄存器寻址　D. 间接寻址

【分析】:本题考查指令系统的寻址方式。下面简要说明题中涉及的各种寻址方式特点。

直接寻址方式:指令的地址码部分直接给出的不是操作数,而是操作数的存储器地址。这种寻址方式简单、直观,也便于硬件实现,但是随着计算机的存储器容量不断扩大,所需要的地址码越来越长,势必造成指令的一部分,不能修改,故只能用来访问固定存储器单元。

立即寻址方式:操作数在指令中给出,立即操作数可以是8位或16位,并且是指令的一部分。因而立即数据总是和操作码一起被放入总线接口部件(BIU)中的指令队列里,在指令执行时不需再存取存储器,这种方式获取操作数比较快。

寄存器寻址方式:若指令地址码部分给出某一通用寄存器的地址(即寄存器名),而且所需要的操作数就在这一寄存器中,则称为寄存器寻址。由于通用寄存器的数目比较少,所以地址码比较短,而且从寄存器中存取数据比从存储器中快得多,故这种方式可以缩短指令的长度,节省存储空间,提高指令的执行速度。

寄存器间接寻址方式:操作数的地址事先存放在某个工作寄存器中,寄存器间接寻址方式是把指定寄存器的内容作为地址,由该地址所指定的单元内容作为操作数。故(1)中选项B是正确的,(2)中选项A是正确的。

【参考答案】:(1) B　(2) A

7. 系统响应时间和作业吞吐量是衡量计算机系统性能的重要指标。对于一个持续处理业务的系统而言,_____,表明其性能越好。(2007年下半年)

A. 响应时间越短,作业吞吐量越小　B. 响应时间越短,作业吞吐量越大

C. 响应时间越长,作业吞吐量越大　D. 响应时间不会影响作业吞吐量

【分析】:本题考查计算机系统性能的基本知识。

计算机系统性能指标以系统响应时间和作业吞吐量为代表。响应时间是指用户从输入信息到计算机系统完成任务给出响应的时间。作业吞吐量是计算机系统在单位时间内完成的任务量。假定用户不间断地输入请求,则在系统资源充裕的情况下,单个用户的吞吐量与响应时间成反比,即响应时间越短,吞吐量越大。故选项B是正确的。

【参考答案】:B

8. 若每一条指令都可以分解为取指、分析和执行三步。已知取指时间$t_{取指}=4\Delta t$,分析时间$t_{分析}=3\Delta t$,执行时间$t_{执行}=5\Delta t$。如果按串行方式执行完100条指令需要__(1)__Δt。如果按照流

水线方式执行，执行完 100 条指令需要 __(2)__ Δt。(2007 年下半年)

(1) A. 1 190　　B. 1 195　　C. 1 200　　D. 1 205

(2) A. 504　　B. 507　　C. 508　　D. 510

【分析】：本题考查流水线技术的相关知识。

一条指令的执行过程分为 3 个步骤：取指令、分析指令和执行指令，相应地，一条指令的执行时间也是取指令、分析指令和执行指令的时间总和。串行执行 100 条指令的时间就是单独执行一条指令的时间乘以 100 的积。所以 $(4\Delta t+3\Delta t+5\Delta t)\times 100=1\ 200\Delta t$，故(1) 中选项 C 是正确的。采用流水线技术，执行周期取决于时间最长的步骤，所以该流水线的操作周期为 $5\Delta t$，100 条指令的执行时间为 $500\Delta t$，再加上启动流水线时需要的一个取指时间及一个分析时间，总共 $7\Delta t$，因此执行完 100 条指令需要 $507\Delta t$。故(2) 中选项 B 是正确的。

【参考答案】：(1) C　(2) B

9. 在计算机体系结构中，CPU 内部包括程序计数器(PC)、存储器数据寄存器(MDR)、指令寄存器(IR)和存储器地址寄存器(MAR)等。若 CPU 要执行的指令为“MOV R0, #100”(即将数值 100 传送到寄存器 R0 中)，则 CPU 首先要完成的操作是_____。(2008 年上半年)

A. 100→R0　　B. 100→MDR　　C. PC→MAR　　D. PC→IR

【分析】：本题考查计算机基本工作原理。

指令的执行过程：CPU 从内存读取指令，控制器分析指令，控制器按指令要求的具体操作功能，驱动计算机相关部件完成指令的运算、操作功能，并在这一过程将下一条指令的地址放入程序计数器中。至此本条指令的功能算是完成了，接下来检查有无中断请求，若无中断请求，则进入下一条指令的执行过程。所以 CPU 要执行的指令为“MOV R0,#100”，则首先要把程序计数器的内容送到地址寄存器中。故选项 C 是正确的。

【参考答案】：C

10. 内存按字节编址，地址从 90000H 到 CFFFFH，若用存储容量为 16K×8 b 的存储器芯片构成该内存，至少需要_____片。(2008 年上半年)

A. 2　　B. 4　　C. 8　　D. 16

【分析】：本题考查存储系统的相关知识。

内存按字节编址，地址从 90000H 到 CFFFFH 时，存储单元数为 CFFFFH-90000H=3FFFFH，即 256 KB。若存储芯片的容量为 16K×8 b = 16 KB，则需要的内存芯片数 n 为：$n=\frac{(\text{CFFFFH}-90\ 000H)}{16\times 1\ 024}=16$，故选项 D 是正确的。

【参考答案】：D

11. CPU 中的数据总线宽度会影响_____。(2008 年上半年)

A. 内存容量的大小　　B. 系统的运算速度

C. 指令系统的指令数量　　D. 寄存器的宽度

【分析】：本题考查计算机组成基础知识。

总线是一组物理导线，根据总线上传送的信息不同，分为地址总线(AB)、控制总线(CB)和数据总线(DB)。数据总线用于传送数据信息。数据总线是双向三态形式的总线，它既可以把 CPU 的数据传送到存储器或 I/O 接口等其他部件，也可以将其他部件的数据传送到 CPU。数据

总线的位数是微型计算机的一个重要指标，通常与微处理的字长相一致。数据总线宽度越大，单位时间内能进出 CPU 的数据就越多，系统的运算速度就越快。故选项 B 是正确的。

【参考答案】：B

12. 利用高速通信网络将多台高性能工作站或微型机互连构成集群系统，其系统结构形式属于_____计算机。（2008 年上半年）

A. 单指令流单数据流（SISD）　　B. 多指令流单数据流（MISD）

C. 单指令流多数据流（SIMD）　　D. 多指令流多数据流（MIMD）

【分析】：本题考查计算机系统结构的相关知识。

1966 年 M. J. Flynn 根据指令流（机器执行指令序列）、数据流（指令流调用的数据序列）、多倍性（在系统结构的流程瓶颈上同时执行的指令或数据的可能最大个数）将系统结构分成：单指令流单数据流（SISD）、单指令流多数据流（SIMD）、多指令流单数据流（MISD）和多指令流多数据流（MIMD）。利用高速通信网络将多台高性能工作站或微型计算机互连构成集群系统，也就是采用了多处理器，所以这种系统结构形式属于多指令流多数据流（MIMD），故选项 D 是正确的。

【参考答案】：D

13. 汉明校验码是在 n 个数据位之外增设 k 个校验位，从而形成一个 $k+n$ 位的新的码字，使新的码字的码距比较均匀地拉大。n 与 k 的关系是_____。（2009 年上半年）

A. $2^k-1\geqslant n+k$　　B. $2^n-1\leqslant n+k$　　C. $n=k$　　D. $n-1\leqslant k$

【分析】：本题考查汉明校验码的相关知识。

汉明校验码是由 Richard Hamming 于 1950 年提出、目前还被广泛采用的一种很有效的校验方法，是只要增加少数几个校验位，就能检测出二位同时出错、亦能检测出一位出错并能自动恢复该出错位的正确值的有效手段，后者被称为自动纠错。它的实现原理是在 n 个数据位之外加上 k 个校验位，从而形成一个 $k+n$ 位的新的码字，使新的码字的码距比较均匀地拉大，它必须满足关系式：$2^k\geqslant n+k+1$。故选项 A 是正确的。

【参考答案】：A

14. 计算机中常采用原码、反码、补码和移码表示数据，其中，±0 编码相同的是_____。（2009 年上半年）

A. 原码和补码　　B. 反码和补码

C. 补码和移码　　D. 原码和移码

【分析】：本题考查计算机中数据表示的相关知识。

原码表示法是机器数的一种简单的表示法。其符号位用 0 表示正号，用 1 表示负号，数值一般用二进制形式表示。设有一数为 X，则原码表示可记作 $[X]_{原}$。在原码表示法中，0 有两种表示形式：

$[+0]_{原}=00000000$

$[-0]_{原}=10000000$

机器数的补码可由原码得到。如果机器数是正数，则该机器数的补码与原码一样；如果机器数是负数，则该机器数的补码是对它的原码（除符号位外）各位取反，并在末位加 1 而得到的。设有一数 X，则 X 的补码表示记作 $[X]_{补}$。在补码表示法中，0 只有一种表示形式：

$[+0]_{补}=00000000$

$[-0]_{补}=11111111+1=00000000$（由于受设备字长的限制，最后的进位丢失）

所以有$[+0]_{补}=[-0]_{补}=00000000$

机器数的反码可由原码得到。如果机器数是正数，则该机器数的反码与原码一样；如果机器数是负数，则该机器数的反码是对它的原码（符号位除外）各位取反而得到的。设有一数 X，则 X 的反码表示记作$[X]_{反}$。在反码表示法中，0 有两种表示形式：

$[+0]_{反}=00000000$

$[-0]_{反}=11111111$

移码是符号位取反的补码，移码表示中，0 有唯一的编码：10000000。

综上所述，±0 编码相同的有补码和移码，故选项 C 是正确的。

【参考答案】：C

15. 某指令流水线由 5 段组成，第 1、3、5 段所需时间为 Δt，第 2、4 段所需时间分别为 $3\Delta t$、$2\Delta t$，如图 1.21 所示，那么连续输入 n 条指令时的吞吐率（单位时间内执行的指令个数）TP 为_____。（2009 年上半年）



图 1.21　指令流水线

A. $\dfrac{n}{5\cdot(3+2)\Delta t}$　　B. $\dfrac{n}{(3+3+2)\Delta t+3\cdot(n-1)\Delta t}$

C. $\dfrac{n}{(3+2)\Delta t+(n-3)\Delta t}$　　D. $\dfrac{n}{(3+2)\Delta t+5\cdot 3\Delta t}$

【分析】：本题考查流水线技术的相关知识。

对于重叠执行方式，当在流水线执行 n 个连续任务情况下，吞吐率的计算公式如下：

$$TP=\frac{n}{\sum_{i=1}^{k}\Delta t_i+(n-1)\max(\Delta t_1\Delta t_2,\cdots,\Delta t_k)}$$

把已知数据代入上面的公式就可以得到：

$$TP=\frac{n}{(1+3+1+2+1)\Delta t+3\cdot(n-1)\Delta t}$$

故选项 B 是正确的。

【参考答案】：B

1.5　模拟训练

1. 内存按字节编址，地址从 A4000H 到 CBFFFH，共有__(1)__KB。若用存储容量为 32K×8 b的存储芯片构成该内存，至少需要__(2)__片。

(1) A. 80　　B. 96　　C. 160　　D. 192

(2) A. 2　　B. 5　　C. 8　　D. 10

2. 中断响应时间是指_____。

A. 从中断处理开始到中断处理结束所用的时间

B. 从发出中断请求到中断处理结束后所用的时间

C. 从发出中断请求到进入中断处理所用的时间

D. 从中断处理结束到再次中断请求的时间

3. 若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是 $t_{取指}=2$ ns，$t_{分析}=2$ ns，$t_{执行}=1$ ns，则 100 条指令全部执行完毕需_____ns。

A. 163　　B. 183　　C. 193　　D. 203

4. 在单指令流多数据流计算机(SIMD)中，各处理单元必须_____。

A. 以同步方式，在同一时间内执行不同的指令

B. 以同步方式，在同一时间内执行同一条指令

C. 以异步方式，在同一时间内执行不同的指令

D. 以异步方式，在同一时间内执行同一条指令

5. 单个磁头在向盘片的磁性涂料层上写入数据时，是以_____方式写入的。

A. 并行　　B. 并-串行　　C. 串行　　D. 串-并行

6. 容量为 64 块的 Cache 采用组相联方式映像，字块大小为 128 个字，每 4 块为一组。若主存容量为 4 096 块，且以字编址，那么主存地址应该为__(1)__位，主存区号为__(2)__位。

(1) A. 16　　B. 17　　C. 18　　D. 19

(2) A. 5　　B. 6　　C. 7　　D. 8

7. 在计算机中，最适合进行数字加减运算的数字编码是__(1)__，最适合表示浮点数阶码的数字编码是__(2)__。

(1) A. 原码　　B. 反码　　C. 补码　　D. 移码

(2) A. 原码　　B. 反码　　C. 补码　　D. 移码

8. 如果主存容量为 16 MB，且按字节编址，表示该主存地址至少应需要_____位。

A. 16　　B. 20　　C. 24　　D. 32

9. 操作数所处的位置可以决定指令的寻址方式。操作数包含在指令中，寻址方式为__(1)__；操作数在寄存器中，寻址方式为__(2)__；操作数的地址在寄存器中，寻址方式为__(3)__。

(1) A. 立即寻址　　B. 直接寻址　　C. 寄存器寻址　　D. 寄存器间接寻址

(2) A. 立即寻址　　B. 相对寻址　　C. 寄存器寻址　　D. 寄存器间接寻址

(3) A. 相对寻址　　B. 直接寻址　　C. 寄存器寻址　　D. 寄存器间接寻址

10. 三个可靠性 R 均为 0.8 的部件串联构成一个系统，如图 1.22 所示。



图 1.22　指令流水线

则该系统的可靠性为_____。

A. 0.240　　B. 0.512　　C. 0.800　　D. 0.992

11. 在计算机系统中,构成虚拟存储器_____。

A. 只需要一定的硬件资源便可实现

B. 只需要一定的软件即可实现

C. 既需要软件也需要硬件方可实现

D. 既不需要软件也不需要硬件

12. 计算机系统的总线包括_____。

A. 数据总线、地址总线、控制总线　　B. 并行总线、串行总线、逻辑总线

C. 单工总线、双工总线、外部总线　　D. 逻辑总线、物理总线、内部总线

13. 现有四级指令流水线,分别完成取指、取数、运算、传送结果四步操作。若完成上述操作的时间依次为 9 ns、10 ns、6 ns、8 ns,则流水线的操作周期应设计为_____ns。

A. 6　　B. 8　　C. 9　　D. 10

参考答案:

1. (1) C　(2) B　2. C　3. D　4. B　5. C　6. (1) D　(2) B　7. (1) C　(2) D　8. C　9. (1) A　(2) C　(3) D　10. B　11. C　12. A　13. D